Le Code de l'ingénieur GPU établit une philosophie fondamentale où l'intégrité fonctionnelle et le découplage architectural prennent le pas sur le débit brut. Dans l'écosystème ROCm, où HIP permet une concurrence massive, nous considérons chaque noyau comme une boîte noire isolée à haut risque.

1. La primauté de la correction

En développement HIP, un résultat « rapide » qui est statistiquement incohérent constitue un échec. Nous privilégions la correction mathématique vérifiable sur l'ensemble de la pile ROCm avant d'entreprendre toute optimisation au niveau de l'assemblage ou de la pression sur les registres. La performance est sans valeur sans précision.

2. L'isolation comme garde-fou diagnostique

En imposant une isolation stricte entre la gestion côté hôte et l'exécution côté périphérique — en minimisant l'état global et les effets secondaires — nous transformons les bogues de concurrence non déterministes en unités logiques reproductibles.

3. Fatalisme mémoire/concurrence

Nous acceptons que la corruption de mémoire et les conditions de course soient les principaux « prédateurs » de la performance GPU. HIP est l'interface de programmation bas niveau principale; par conséquent, le code prescrit d'utiliser une synchronisation prudente et une propriété explicite de mémoire comme base initiale pour chaque nouveau noyau.